Рубрики

ВОРОТА | GATE-CS-2003 | Вопрос 78

Процессор использует двухуровневые таблицы страниц для преобразования виртуальных адресов в физические. Таблицы страниц для обоих уровней хранятся в основной памяти. Виртуальные и физические адреса имеют ширину 32 бита. Память адресуется в байтах. Для преобразования виртуального в физический адрес 10 старших разрядов виртуального адреса используются в качестве индекса в таблице страниц первого уровня, а следующие 10 битов используются в качестве индекса в таблице страниц второго уровня. 12 младших битов виртуального адреса используются в качестве смещения на странице. Предположим, что записи таблицы страниц на обоих уровнях таблиц страниц имеют ширину 4 байта. Кроме того, процессор оснащен буфером просмотра в стороне (TLB) с частотой обращений 96%. Кэши TLB недавно использовали номера виртуальных страниц и соответствующие номера физических страниц. Процессор также имеет физически адресуемый кеш с частотой обращений 90%. Время доступа к основной памяти составляет 10 нс, время доступа к кэшу составляет 1 нс, а время доступа к TLB также составляет 1 нс.

Предполагая, что не происходит сбоев страниц, среднее время, необходимое для доступа к виртуальному адресу, составляет приблизительно (с точностью до 0,5 нс)
(А) 1,5 нс
(B) 2 нс
(С) 3 нс
(D) 4 нс

Ответ: (D)
Объяснение:

The possibilities are
 TLB Hit*Cache Hit +
 TLB Hit*Cache Miss + 
 TLB Miss*Cache Hit +
 TLB Miss*Cache Miss
= 0.96*0.9*2 + 0.96*0.1*12 + 0.04*0.9*22 + 0,04*0.1*32
= 3.8
≈ 4 

Почему 22 и 32?
22 объясняется тем, что при пропуске TLB требуется 1 нс, а для физического адреса он должен пройти через две таблицы страниц уровня, которые находятся в основной памяти, и занимает 2 обращения к памяти, а эта страница находится в кеше, что занимает 1 нс, что дает общее значение. из 22
Тест на этот вопрос

Рекомендуемые посты:

ВОРОТА | GATE-CS-2003 | Вопрос 78

0.00 (0%) 0 votes