Рубрики

ВОРОТА | GATE-IT-2004 | Вопрос 46

Если мы используем внутреннюю пересылку данных для ускорения работы CPU (R1, R2 и R3 — регистры, а M [100] — ссылка на память), то последовательность операций

(А) А
(Б) Б
(С) С
(D) D

Ответ: (D)
Объяснение:

Пересылка данных: на рисунке (2) инструкции ADD и SUB имеют зависимость данных из-за регистров R1, 2-я и 3-я команды считывают значение R1 регистра на этапе ID, но 1-я инструкция обновляет значение R1 после этапа WB. Так что 2-я инструкция SUB останавливается в течение следующих двух циклов, чтобы получить обновленное значение регистра R1.

Внутренняя пересылка данных — это механизм для уменьшения задержек из-за зависимости данных, он использует аппаратную технику для пересылки результата межкаскадного буферного регистра (IBR) в буферный регистр следующей инструкции. Как только результат становится доступным после операции ALU (в 1-й инструкции), результат передается в качестве ввода в блок ALU, а затем обновленное значение R1 становится доступным после операции ALU (в противном случае оно доступно после заполнения WB), поэтому остановок не происходит.

Рекомендуемые посты:

ВОРОТА | GATE-IT-2004 | Вопрос 46

0.00 (0%) 0 votes